Skip to main content

Конференции

Просмотр конференции fido7.su.hardw.other:

Предыдущее Следующее

Дата: 27 Mar 2017, 03:07:58
От: Nickita A Startcev @ 2:5030/777.319
Кому: All
Тема: qflow


Привет, All !

поигрался с сабжем. забавнаявещь - умеет по верилог-исходнику делать схему, маппить ее на стандартные ячейки из подсунутого техпроцесса и раскладывать на плоскости.

ради интереса сотворил чо-то типа ячейки для фпга, но с закосом под трехмерное соединение. вышло около 2000 транзисторов (6 входов, 3-входовой ЛУТ, триггер. универсальный мультиплексор всех 8
сигналов на все из 6 выходов, 38 бит конфиг. примерно 200 строк исходников).

что забавно, если такие ячейки объединить в пары и уложить якобы в два слоя (все боковые соединения оставить, все вертикальные замкнуть друг на друга), то выходит довольно вкусно, а вот если делать
ячейки еще проще, то уже будет заметно геморнее потом с ними работать.



.                                            С уважением, Hикита.
icq:240059686, lj-user:nicka_startcev
... Yuriy K травит А.Торреса меандром

--- GoldED+/LNX 1.1.5-b20161221
Origin: invalid origin or bed-encoding (2:5030/777.319)

Предыдущее Следующее

К списку сообщений
К списку конференций